如何去除硅化钨
另一个严重的问题是蚀刻对材料的损伤，有时这种损伤在SEM下甚至是看不见的。对于高密度的氧化硅和FSG，蚀刻只是去除表面的材料，不会破坏内部结构米尔斯说。“然而，当你蚀刻具有不同化学性质的结构或材料时，很难找到合适的化学反应来保持所有层的蚀刻速度一致。对于具有有机和无机功能或成分的混合材料，最好找到合适的蚀刻气体，使得蚀刻过程中Si-键和C-键的侵蚀速度与它们在ILD材料中的浓度成比例。不幸的是，在实践中，很难使这两个反应以相同的速度进行。更严重的问题是，在下一次湿法清洗或阻挡层沉积工艺之前，你不知道损伤会有多严重。因此，当发现清洗或阻挡层沉积问题时，有时可以将原因追溯到几个步骤前的蚀刻工艺。”
有时，你甚至会发现，OSG蚀刻结构是完美的，但清洗后的CD会发生50%的变化。对于阻挡层沉积工艺，刻蚀工艺形成的侧壁表面结构可以带来两种完全不同的效果:也许是幸运，也许是噩梦。如果其表面结构光滑连续，没有断痕或倒侧壁斜坡结构，则阻挡层沉积的工艺窗口很大。对于氧化硅或FSG双重嵌入结构，这是非常正常的，因为蚀刻选择性非常高。“我们正在研究如何避免侧壁表面结构上的所谓‘面纱’、‘蝙蝠翼’和微通道。阻挡层沉积和ECD工程师非常害怕这些问题。”米尔斯说，“低密度结构的侧壁表面具有1纳米、2纳米和4纳米的差异(不均匀性)，这也将挑战阻挡层工艺。”
“没有人能同时解决所有的问题。我们必须根据相应的材料进行特殊的选择和处理。”Tegal公司营销总监约翰·阿尔梅里科(John Almerico)表示，“我们在铁电材料的蚀刻方面有着丰富的经验，所以
我们在高k领域有一定的技术优势，钝化蚀刻是我们的另一个专业。我们可以使用非常成熟的技术来蚀刻这些非关键层电介质，因此具有明显的成本优势。另外，我们非常关注使用介质材料作为硬掩膜层的发展趋势，这是一个非常新的领域。"
蚀刻过程的变化和转折点
随着半导体光刻技术发展到193nm，介质刻蚀也面临新的转折点。Lam研究公司介质刻蚀产品部副总裁Jeff Mark表示，这一转折点发生在逻辑器件和存储器的90nm发展和130nm量产阶段，推动了存储器生产向110nm工艺发展。
FEOL的挑战主要在于刻蚀深宽比的增加，尤其是在DRAM电容结构中。当半导体工艺从110nm转移到90nm时，很难刻蚀出如此深(>:2.5um)的结构，同时保持光刻胶的完整性和选择性，获得预期的刻蚀结构和性能。人们正在寻找牺牲掩模层技术(包括多晶硅或多层抗蚀刻掩模层)等各种替代技术来突破这些限制。后一部分的主要挑战在于各种低k材料的应用。半导体正在向掺碳氧化硅、OSG等材料发展，其中一些使用有机低k材料。
193纳米光刻胶的工艺窗口和应用条件明显比248纳米光刻胶更苛刻。193nm光刻胶必须很薄。“如何才能实现高选择性，刻蚀深且小的特征结构，并保证孔或线的边缘表面的平整度？”马克斯问。“你必须确保线或孔的边缘没有褶皱等缺陷。但是你用的光刻胶比以前更容易损坏，对离子轰击更敏感。”
Lam对双频等离子体进行优化，使离子能量可调，对光刻胶的损伤最小。“我们还对反应器中的气体反应和操作方法进行了深入研究，提高了光刻胶的选择性。”马克斯说。“尽可能避免使用多层光刻胶或多晶硅硬掩膜，可以大大节约成本。我们可以使用非常薄的193nm光刻胶来刻蚀深层结构，在某些情况下我们甚至可以取消多层硬掩膜的使用。”典型的MLR结构由一薄层193nm光致抗蚀剂、OSG或其它介电层和一厚层光致抗蚀剂组成。顶层193nm光刻胶用于定义图形，然后将图形转移到下层氧化硅和厚光刻胶层作为掩膜层进行最终刻蚀。
后期为了缩短工艺周期，降低成本，原位处理的理念正在被越来越多的人接受。“人们希望能够在同一个反应器中处理多层薄膜，并避免记忆效应影响下一层材料的蚀刻。”马克斯说。“有些65nm或45nm的刻蚀方案非常复杂，10层不同的刻蚀步骤需要在10个不同的反应器中进行，不太现实。我们发现限制等离子体的空间分布可以使记忆效应最小化，双频结构可以有效处理聚合物，从而实现一些薄膜的原位处理。”
在蚀刻过程中，低介电常数材料的表面会形成一层保护性阻挡层。“我们需要保留这个阻挡层，但同时要努力降低反应器中的氟含量。”马克斯说。“有几种原位处理方法可以选择:可以先刻蚀晶圆，然后清理反应器中残留的聚合物，最后去除光刻胶。然而，由于晶片仍未从反应器中取出，因此在清洗反应器中残留的聚合物时，晶片上的保护阻挡层将被去除。另一种方法是最小化反应器内聚合物沉积的量。当你使用氧等离子体或氢等离子体去除光刻胶时，你也完成了对反应器中残留聚合物的清洗，这样就可以长时间保持保护阻挡层，并使对刻蚀材料的损伤最小化。”
在生产过程中保持CD控制也成为一个问题。在过去，CD控制曾经是栅极蚀刻中的难题，但现在同样的问题开始出现在电介质蚀刻中。“我们必须仔细监控后双嵌入式结构的CD控制和前门的CD控制。很多器件厂商仍然使用介质刻蚀设备刻蚀栅极硬掩膜层，此时CD控制应该更严格。只要看看接触孔的密度，就知道CD控制应该有多严格，否则就会有问题。
通过90nm和65nm工艺，CD的变化范围必须控制在几个纳米以内。"晶片内、晶片间和不同反应器间的CD重复性必须小于5纳米."马克斯说。“保持光盘的高度可复制性是非常必要的。要做到这一点，唯一的办法就是灵活控制工艺条件，实现CD在晶圆范围内的实时调整。有时，光刻结果不是很好，这需要我们在蚀刻过程中补偿CD变化。”
东京电子有限公司BEOL产品市场部经理埃里克·李说:“蚀刻是最后一道工序。当光刻结果不符合规范时，后续的刻蚀工艺必须能够提供解决方案，使得最终的刻蚀结果能够达到设计的预期结果。要做到这一点，就要有扎实深入的R & amp；尤其是当使用浸没式光刻系统时Lee认为高密度等离子体对后期的刻蚀是相当有害的。目前几乎所有厂商都使用中密度等离子刻蚀设备。他说:“几乎所有人都在试图使用至少两种功率控制和低电子温度化学反应来减少等离子体造成的伤害。